| 
La IPSES organizza seminari e corsi sulle FPGA e su altre logiche programmabili. I seminari prevedono, oltre ai fondamenti teorici di funzionamento e programmazione, alcune dimostrazioni pratiche. I corsi sono generalmente svolti presso la sede del cliente.
Seminario "Logiche Programmabili"
Gli argomenti trattati in questo seminario sono i seguenti:
- Teoria di funzionamento
- Descrizione di un circuito
- Risorse hardware
- Limiti delle logiche programmabili
- Confronto tra tecnologia sequenziale e spaziale
- Microprocessori in FPGA
- Progettazione hardware con FPGA
- Esempio pratico: flusso di progetto
- Offerta di mercato
- Conclusioni e sviluppi futuri della tecnologia
Alcuni degli esempi pratici mostrati
- LED lampeggiante.
- LED lampeggiante a 2 frequenze.
- LED lampeggiante a frequenza impostabile mediante due pushbutton.
- Gestione di un rotary encoder.
- Generazione di schermi VGA 640x480 @ 60Hz.
- Generazione di schermi VGA 800x600 @ 72Hz.
- Controllo di un rettangolo, mediante rotary encoder, su schermo VGA 640x480.
- Microblaze (implementazione di un microprocessore su FPGA)
Seminario "Sviluppo con FPGA Xilinx "
Gli argomenti trattati in questo seminario sono i seguenti:
- Principali caratteristiche delle FPGA Xilinx.
- L'ambiente di sviluppo: Xilinx ISE.
- Uso di risorse interne alla FPGA : Xilinx Architecture wizard.
- Il generatore di periferiche hardware : Xilinx Core Generator.
- Gestione dei constraints hardware: Xilinx Pace.
- L'ambiente di simulazione e debug hardware: Chipscope Core Inserter.
- L'ambiente di simulazione e debug hardware: Chipscope Pro Analyzer.
- L'ambiente di simulazione e debug software: Modelsim.
- Configurazione hardware : Xilinx Impact.
- Ambienti di sviluppo di terze parti.
- Accenni allo sviluppo in ambiente Linux.
- Conclusioni e sviluppi futuri della tecnologia.
Alcuni degli esempi pratici mostrati
- Gestione avanzata del reset del dispositivo.
- Gestione avanzata del clock.
- Creazione di un banco di registri di configurazione
- Interfaccia verso una periferica I2C.
- Generazione e gestione PWM.
- Gestione di interfacce con clock indipendenti mediante strutture FIFO
|
155.jpg)
