

Test a confronto e approcci integrati

Il collaudo di schede elettroniche è da sempre uno dei processi più cruciali e critici della produzione, dovendo verificare che la scheda assemblata funzioni secondo le specifiche richieste

di Cinzia Maria Mancuso e Gian Luca Pizzocolo

Le non conformità possono essere legate sia al malfunzionamento dei singoli componenti presenti sulla scheda, sia a difetti di saldatura o di produzione. Poiché la fase di test influisce sul costo totale del processo produttivo in maniera non trascurabile - in genere circa il 20% rispetto al totale - con tendenza a salire anche sensibilmente nel caso di sistemi complessi, definire le strategie e le metodologie con cui la scheda deve essere collaudata è estremamente importante. Tradizio-

nalmente la fase di test vera e propria viene spesso preceduta dall'ispezione ottica o a raggi X per verificare che montaggio e saldature siano conformi alle specifiche. Storicamente la fase successiva è composta dal test ICT seguito dal test funzionale.

Il test ICT prevede di accedere a tutti i nodi del circuito elettronico per verificare la correttezza dei componenti montati, mediante un letto d'aghi o sonde mobili.

I componenti vengono isolati uno

per volta mediante diversi metodi; per i componenti analogici più semplici viene spesso utilizzata la tecnica del pcb in cui (Fig. 1), oltre ai due terminali di misurazione HI e LO, un terzo terminale GUARD elimina il contributo di tutti i rami connessi all'elemento che si vuole misurare.

Per essere efficace, il test ICT deve quindi essere in grado di isolare ogni singolo componente da misurare, bisogna evitare errori di misura dovuti alla presenza di componenti inseriti nella stessa rete del circuito elettrico. Questo test mira a verificare che i componenti montati siano nominalmente corretti, ma non è in grado di verificare che poi la scheda alimentata funzioni correttamente.

Inoltre si deve poter agevolmente raggiungere ciascun pin di ogni componente, cosa tutt'altro che scontata nel caso di elevata densità di componenti o di impiego di componenti BGA, difficilmente accessibili una volta saldati. In questi casi effettuare un test ICT può essere non solo antieconomico, ma a volte persino impossibile.

Per poter verificare il corretto funzionamento di una scheda una volta alimentata, si effettua il test funzionale, in modo da verificare che l'intero circuito del DUT esegua correttamente le funzioni per cui è stato progettato.

Il collaudo funzionale che tradizionalmente segue quello ICT, è senza dubbio il principale strumento a disposizione per assicurare che ogni sistema e ogni scheda elettronica funzioni correttamente. Il banco di test




Fig. 1 - Misura della resistenza con tecniche di guarding

funzionale prevede l'impiego di un letto ad aghi collegato a tutta la strumentazione necessaria a stimolare e verificare che il DUT funzioni correttamente.

Per esempio, nel caso di una scheda di controllo automotive per eseguire un test funzionale sarà probabilmente necessario utilizzare, oltre alla strumentazione di stimolazione e acquisizione classica come alimentatori, I/O digitali e analogici, anche una scheda di comunicazione dotata di bus CAN oppure di un più complesso sistema hardware di fault injection in grado di permettere la totale parametrizzazione anche del layer fisico del CAN, consentendo sia la modifica dei livelli di tensione, sia delle tempistiche di tutti i frame del bus di comunicazione.

Le attuali necessità del mercato, che spingono le aziende a rilasciare prodotti complessi in tempi sempre più ridotti, sta influenzando anche il modo di progettare il test funzionale che si sta orientando sempre più su piattaforme scalabili e riconfigurabili, sia per quanto riguarda l'hardware e la strumentazione, sia per quanto riguarda il software. Ne è un esempio la piattaforma modulare di National Instruments basata su PXI e tutto l'ambiente software che l'accompagna.

La diversità tra le due tipologie di test si mostra più efficacemente con un esempio: se consideriamo il caso di un DAC R2-R realizzato con componenti discreti (Fig. 2), tramite test ICT si potranno verificare i valori di tutte le resistenze della catena di conversione, mentre con il test funzionale verrà letta la tensione generata in uscita in funzione della posizione degli switch.

Boundary Scan

La crescente complessità dei componenti elettronici digitali ha reso sempre più presente l'interfaccia Boundary Scan. Nata a metà degli an-




Fig. 2 - DAC R2-R realizzato con componenti discreti

ni '80 per far fronte ai problemi legati all'accesso a componenti complessi, è diventata uno standard a partire dagli anni '90 (IEEE 1149.1). Integra una circuiteria di test all'interno dei chip in grado di rendere disponibile un protocollo di collaudo completo a livello di scheda; è presente su tutti i componenti digitali di ultima generazione come FPGA, microcontrollori, RAM e convertitori.

Di fatto si sostituiscono i probe fisici utilizzati nel test ICT con delle celle denominate BSC e localizzate internamente al chip tra la logica core del componente e i pin d'interconnessione. Le BSC sono in grado di leggere e pilotare tutti i pin di I/O presenti sul chip, in questo modo forniscono dei probe virtuali da utilizzare laddove non sia possibile utilizzare quelli fisici (es. i BGA o altissima densità di componenti).

Durante la normale operatività del componente ogni cella BSC permette sia di osservare il flusso di dati attraverso i pin degli I/O, sia di controllare lo stato dei pin stessi attraverso la comunicazione seriale, senza interferire con i segnali stessi. Quando una corretta serie di comandi è inviata ai pin di controllo (TMS), le celle possono leggere i valori digitali dei pin a cui sono connesse, esattamente come potrebbe fare un probe fisico. Questo permette di verificare sia la correttezza

dell'interconnessione tra i componenti, sia che il componente stesso sia quello giusto.

Le celle BSC formano una sorta di percorso di scansione seriale conosciuto come registro Boundary Scan. Tramite il pin TDI si possono impostare una serie di valori che vengono, ad ogni colpo di clock, acquisiti dalle celle; ognuna di queste celle può essere utilizzata per impostare il livello logico presente sul pin fisico del chip. Allo stesso modo, queste celle possono essere lette mediante il pin TDO in modo da leggere il valore logico presente sul pin fisico del chip. Questi segnali possono essere messi in successione tra diversi dispositivi Boundary in modo da formare una catena in cui i segnali di controllo e di clock (TMS e TCK) sono comuni a ogni dispositivo della catena stessa.

Il test ICT può quindi essere sostituito in molte parti del circuito con un meno invasivo test Boundary Scan, che tuttavia non è in grado, per sua natura, di testare completamente tutti i circuiti presenti su un pcb. Trattandosi di un protocollo digitale, non sarà mai in grado di testare parti analogiche, così come non potrà testare autonomamente i componenti sprovvisti di interfaccia Boundary. Per poter testare in maniera completa un sistema è quindi indispensabile associargli un test funzionale.





Fig. 3 - Fixture IPSES che integra in un unico dispositivo test funzionale e test Boundary Scan. A sinistra la fixture con inserito il DUT, a destra dettaglio dell'interno della fixture in cui si sono integrati sia i dispositivi per il test funzionale (schede YAV della 6TL) che l'interfaccia JTAG per il testing Boundary Scan

Il test funzionale integrato con Boundary scan.

Se la pratica di associare due o più tipologie di test è comune proprio per poter coprire vicendevolmente le aree in cui ogni tecnica è carente, l'associazione di Boundary scan con test funzionale consente non solo di combinare le tue metodologie, ma di integrarle con notevoli vantaggi sia delle prestazioni, sia economici. Quando si associa il test ICT al test funzionale è infatti quasi obbligatorio avere due differenti stazioni di test, dovendo tener conto tanto del costo di una doppia piattaforma, quanto del doppio tempo richiesto per caricare e scaricare il DUT, che va ad aggiungersi alle tempistiche dei test veri e propri.

In un approccio integrato Boundary Scan – funzionale è invece possibile avere le due tipologie in un unico banco; dato che le connessioni richieste per accedere a una scheda sono solo quattro per ogni catena Boundary, è sufficiente aggiungere quattro aghi per integrare il Boundary Scan in una fixture funzionale. Questo comporta non solo una sensibile riduzione dei costi rispetto a due piattaforme distinte, ma

anche una sensibile riduzione dei tempi di test.

L'unione del test funzionale al Boundary Scan su un unico sistema consente notevoli benefici. I due test sono complementari, permettendo la copertura vicendevole di aree in cui sarebbero singolarmente carenti, inoltre l'integrazione aumenta l'affidabilità e l'efficacia del test stesso che non sarà semplicemente la somma di quanto ottenibile singolarmente dai due. Facendo interagire le due tecniche si possono creare favorevoli condizioni di test altrimenti impossibili da ottenere.

Ad esempio, mediante l'eccitazione dei probe previsti per il test funzionale si possono generare pattern di test che possono essere verificati dalla catena Boundary Scan e, mediante Boundary Scan, si possono attivare parti di circuito che verranno poi verificate dalla parte funzionale. Si consideri ad esempio un DAC connesso direttamente a una FPGA: tramite Boundary Scan si possono pilotare gli I/O di quest'ultima in modo da programmare le uscite analogiche del DAC che possono essere poi lette da una scheda di acquisizione della parte di testing funzionale. Al contrario, se consideriamo

un ADC interfacciato direttamente a una FPGA, è possibile stimolarlo con il test funzionale usando una scheda di generazione e verificare i bit codificati dall'ADC leggendo direttamente l'FPGA con il Boundary Scan.

L'efficacia di un approccio integrato non è quindi solo quella di avere una doppia tipologia di test in un unico dispositivo, ma di migliorare il test stesso che diviene più affidabile e sicuro.

L'approccio integrato consente quindi:

- Copertura totale di tutti i circuiti analogici e digitali del DUT e di tutte le net;
- Tempi di test inferiori; oltre al fatto che le sequenze del test Boundary Scan e funzionale andranno in parallelo, occorre anche considerare il tempo di carico e scarico del DUT nel banco di test;
- Elevate prestazioni di programmazione in-system;
- Diagnostica dei guasti migliore e più accurata, seguita da un unico report;
- Riduzione costi dell'hardware e della meccanica grazie all'uso di un solo banco di test e di un'unica fixture.

IPSES, soluzioni per la riduzione dei tempi, dei costi e per l'aumento dell'affidabilità nel test

IPSES (www.ipses.com), grazie sia all'esperienza nello sviluppo di dispositivi e di interfacce per il test funzionale, ICT e Boundary Scan, sia alla partnership con National Instruments, XJTAG e 6TL, sviluppa fixture e banchi di test che integrano entrambe le

tecnologie, fornendo dispositivi completi con costi e tempi di sviluppo estremamente concorrenziali.

Per lo sviluppo di un sistema di test integrato National Instruments e XJTAG offrono dei potenti tool che permettono di avere a disposizione sia tutto l'hardware necessario all'interfacciamento, sia gli ambienti di sviluppo per le sequenze di test. La scheda PXI di XJTAG, consente infatti l'interfacciamento alla catena Boundary inserendo semplicemente il modulo all'interno di un rack PXI di National Instruments che può essere equipaggiato con i numerosi moduli hardware adatti all'applicazione specifica sviluppati sempre da National Instruments.

Anche se lo sviluppo della sequenza di test Boundary va effettuata con il tool specifico in ambiente XJTAG de-

veloper, la sequenza generata può non solo essere associata con quella del test funzionale sviluppata in TestStand di National Instruments, ma è possibile gestire congiuntamente le parti delle sequenze che prevedono l'interazione tra le due tipologie di test. In questo modo, una volta sviluppate e correlate le sequenze funzionali e Boundary, l'interfaccia operatore sarà unica.

Scegliendo una piattaforma modulare e personalizzabile come quelle sviluppate da 6TL, che consentono una facile integrazione dei diversi tipi di hardware anche di terze parti, si potrà avere un unico banco facilmente aggiornabile e configurabile, che integri i vari tipi di test, migliorando non solo l'affidabilità del test stesso, ma velocizzandolo con costi d'investimento decisamente ridotti. ■




Fig. 4 - Piattaforma di test modulare 6TL-22 e schema del concetto modulare con cui è possibile assemblare le diverse parti